Revision b89de436ff63218d31122b2176f7785b0628b3c6 authored by Edgar E. Iglesias on 02 November 2018, 13:19:12 UTC, committed by Peter Maydell on 02 November 2018, 14:10:53 UTC
Add a model of Xilinx Versal SoC.

Signed-off-by: Edgar E. Iglesias <edgar.iglesias@xilinx.com>
Message-id: 20181102131913.1535-2-edgar.iglesias@xilinx.com
Reviewed-by: Peter Maydell <peter.maydell@linaro.org>
Signed-off-by: Peter Maydell <peter.maydell@linaro.org>
1 parent 0f8d06f
History
File Mode Size
aarch64-core.xml -rw-r--r-- 1.5 KB
aarch64-fpu.xml -rw-r--r-- 3.3 KB
arm-core.xml -rw-r--r-- 1.1 KB
arm-neon.xml -rw-r--r-- 3.9 KB
arm-vfp.xml -rw-r--r-- 1.2 KB
arm-vfp3.xml -rw-r--r-- 2.0 KB
cf-core.xml -rw-r--r-- 1.1 KB
cf-fp.xml -rw-r--r-- 1.0 KB
i386-32bit-core.xml -rw-r--r-- 2.7 KB
i386-32bit-sse.xml -rw-r--r-- 2.0 KB
i386-32bit.xml -rw-r--r-- 480 bytes
i386-64bit-core.xml -rw-r--r-- 3.0 KB
i386-64bit-sse.xml -rw-r--r-- 2.4 KB
i386-64bit.xml -rw-r--r-- 477 bytes
m68k-fp.xml -rw-r--r-- 1021 bytes
power-altivec.xml -rw-r--r-- 2.4 KB
power-core.xml -rw-r--r-- 2.1 KB
power-fpu.xml -rw-r--r-- 2.0 KB
power-spe.xml -rw-r--r-- 1.5 KB
power-vsx.xml -rw-r--r-- 2.0 KB
power64-core.xml -rw-r--r-- 2.1 KB
s390-acr.xml -rw-r--r-- 1.4 KB
s390-cr.xml -rw-r--r-- 1.3 KB
s390-fpr.xml -rw-r--r-- 1.4 KB
s390-gs.xml -rw-r--r-- 578 bytes
s390-virt.xml -rw-r--r-- 859 bytes
s390-vx.xml -rw-r--r-- 2.4 KB
s390x-core64.xml -rw-r--r-- 1.5 KB

back to top